28 lines
842 B
Systemverilog
28 lines
842 B
Systemverilog
module LCD (
|
|
input logic clk,
|
|
input logic rst,
|
|
|
|
// TFT-LCD
|
|
output logic CS, // 片选 低有效
|
|
output logic RS, // 0命令 1数据
|
|
output logic WR, // 写使能 低有效
|
|
output logic RD, // 读使能 低有效
|
|
output logic RSTN, // 复位 低有效
|
|
inout logic [15:0] DATA, // 双向数据总线
|
|
output logic BL_CTR, // 背光控制引脚 高点亮, 低关闭
|
|
inout logic SDA , // I2C SDA
|
|
input logic PEN, // 触摸中断
|
|
output logic CT_RST, // 触摸屏复位
|
|
output logic SCL, // I2C SCL
|
|
|
|
// CPU
|
|
output logic intr // To CPU中断信号
|
|
);
|
|
// 复位同步
|
|
assign RSTN = ~rst;
|
|
assign CT_RST = ~rst;
|
|
// 点亮背光
|
|
assign BL_CTR = 1'b1;
|
|
|
|
|
|
endmodule |